Моделирование, тестирование и диагностика цифровых устройств

Моделирование, тестирование и диагностика
цифровых устройств

2-е издание, исправленное

Cперанский Д.В.
Скобцов Ю.А.
Скобцов В.Ю.

Национальный Открытый Университет “ИНТУИТ”
2016

2

Моделирование, тестирование и диагностика цифровых устройств/ Д.В. Cперанский , Ю.А. Скобцов,
В.Ю. Скобцов - М.: Национальный Открытый Университет “ИНТУИТ”, 2016

Целью предлагаемого читателю курса лекций является изложение некоторых разделов теории (и ее
приложений), которую в широком смысле можно назвать тестированием цифровой аппаратуры.
Более точно, основное внимание будет уделено вопросам генерации тестов, моделированию работы
цифровых устройств (ЦУ) и рациональному представлению диагностической информации. Здесь
будет дано описание многих понятий, моделей и методов, используемых в упомянутой теории,
которые с полным правом можно назвать ставшими классическими. Наряду с ними будут изложены
сравнительно недавно возникшие понятия и методы, которые уже подтвердили свою полезность и
эффективность.
В курсе излагаются алгоритмы и методы логического моделирования исправных и неисправных
цифровых устройств, востребованные при решении задач технической диагностики. Описываются
методы построения проверяющих и диагностических тестов для комбинационных устройств и
устройств с памятью, широко используемые на этапах их проектирования и эксплуатации.
Представлены методы обработки результатов тестирования и диагностики устройств, а также
сокращения диагностической информации с целью локализации неисправностей.

(c) ООО “ИНТУИТ.РУ”, 2012-2016
(c) Cперанский Д.В., Скобцов Ю.А., Скобцов В.Ю., 2012-2016

3

Уровни и области моделирования

В лекции вводятся области проектирования - физическая, структурная и
поведенческая. Для каждой области возможны различные уровни моделирования –
схемный, логический, языков регистровых передач, системный. Показана связь между
областями и уровнями моделирования. Рассмотрены основные аспекты тестирования .

При автоматизации проектирования и диагностирования цифровых устройств (ЦУ)
широкое применение находят системы моделирования. Для представления устройств
они требуют соответствующих математических моделей. При проектировании ЦУ
следует различать модели устройств и их спецификации [1]. Спецификации описывают
устройство в терминах получаемых результатов проектирования, таких как схемы,
временные диаграммы и т.п. Модели используются в процедурах проектирования
устройств при моделировании в данной области (domain), на данном уровне
представления для проверки соответствия заданным спецификациям. Они также
применяются для установления соответствия между различными уровнями и
областями проектирования.

Области и уровни проектирования

В зависимости от взглядов на природу ЦУ и его организацию, принято рассматривать
три области представления: физическая, структурная и поведенческая, которые
показаны на рис. 1.1 [1], [3]. Для каждой из этих областей различают различные
уровни: схемный, логический, языков регистровых передач (ЯРП) и системный. При
этом в поведенческой области дается функциональное представление ЦУ, в
структурной области описываются блоки архитектуры ДУ, физическая область
отражает реальный кристалл (chip). Например, для логического уровня эти три области
показаны на рис. 1.2.

С другой стороны на рис. 1.3 показаны различные уровни для структурной области. В
табл.1.1 представлены различные уровни проектирования ДУ для каждой области.
Следует отметить, что ЦУ на одном и том же уровне в данной области может быть
описано различными способами. Например, ЦУ на логическом уровне в поведенческой
области может быть описано с помощью булевых выражений, таблиц, языка
программирования, языка описания аппаратуры.

4

Рис. 1.1.  Диаграмма уровней абстракции (Гайского-Кана)

Рис. 1.2.  Области представления схемы на логическом уровне

5

Рис. 1.3.  Уровни абстракции структурной области

Таблица 1.1.

Область

Уровень
Поведенческая
Структурная
Физическая

Системный Системные спецификации
Блоки
Кристалл

ЯРП
ЯРП спецификации
Регистры
Макро ячейки

Логический Булевы функции
Логические вентили Стандартные ячейки

Схемный
Дифференциальные уравнения Транзисторы
Маски

Синтез ЦУ сводится к процессу трансформации проекта от верхнего уровня
абстракции к нижнему уровню. Процесс проектирования ЦУ на приведенной
диаграмме рис. 1.4а) можно отразить в виде последовательного спуска по уровням
абстракции по каждой из областей представления. Но спуск по уровням в любой
области связан и чередуется с движением по оси иерархии остальных областей. При
этом по уровневый характер внутри любой области сочетается с согласованным
движением по осям остальных областей. Этот путь состоит из нескольких переходов от
одного уровня к другому в одной и той же области; переходе от одной области к
другой на том же уровне и оптимизации на любом участке пути. Преобразования носят
характер “от нескольких ко многим”, что, например, означает существование
нескольких структурных реализаций для каждого поведенческого представления и еще
больше физических конфигураций для каждой структурной модели.

6

Рис. 1.4.  Процесс синтеза

Переходы, показанные на рис. 1.4б), представляют различные задачи, решаемые при
проектировании. На этой модели синтез соответствует переходу от поведенческой к
структурной области. Петля в этом случае соответствует оптимизации на одном и том
же уровне. Переход от структурной к физической области соответствует генерации
маски (размещения и трассировки), в то время как обратный переход – процессу
выделения параметров. При этом из подложки определяются электрические
параметры, которые включаются в структурную область для точного моделирования на
поведенческом уровне.

На рис. 1.5 показаны различные процессы, имеющие место при высокоуровневом
синтезе [1]. Дуга 1а переводит различные операции в конкретные подсистемы,
процессоры и т.п. Дуга 1b дает описание на уровне ЯРП. ЯРП синтез представлен
дугами 2a, 2b, 2c . При этом на шаге 2c выполняется на вентильном уровне
оптимизация схемы по некоторым критериям, таким число вентилей, пересечений и
т.п. Дуга 3с представляет технологическое отображение. Соответственно 4a и 4b
соответствуют логическому синтезу и оптимизации. Остальные дуги 5a, 5b, 5c
относятся к физическому синтезу, где генерируются маски. При проектировании на
стандартных ячейках достаточно выполнить 5a. Однако, системы на кристалле
содержат ядра (cores), что требует привлечения 5с в зависимости от типа ядра.

7

Рис. 1.5.  Высокоуровневый синтез

В зависимости от доступности инструментальных средств систем автоматизации
проектирования (САПР) и других факторов, разработчики ЦУ могут использовать
любой тип синтеза. Чем выше уровень автоматизации, тем быстрее и качественнее
выполняется процесс синтеза. Исторически первым автоматизирован был синтез в
физической области. Затем была решена проблема автоматизации логического синтеза.
И относительно недавно автоматизирована задача автоматизации отображения с ЯРП
уровня на логический уровень.

Приведенная многомерная иерархия отражает объективные взаимосвязи разных
аспектов проектирования ЦУ и учитывается в методиках по организации процессов
проектирования, а также реализуется в системах, поддерживающих
автоматизированное проектирование. Сама организация процесса проектирования ЦУ
также носит иерархический характер

В процессе проектирования на разных уровнях используются моделирование и синтез,
которые являются взаимно дополняющими процедурами. Кроме этого, обычно на
каждом уровне производится тестирование проектируемого (или изготовленного)
цифрового устройства.

Проектирование ЦУ начинается с разработки технического задания, на базе которого
строится функциональная схема, последовательно преобразуемая в реальное
устройство. Моделирование на этом этапе используется для приведения
функциональной схемы в соответствие со спецификациями.

Далее функциональная модель трансформируется в модель уровня языков регистровых
передач, которая строится с использованием таких компонентов как регистры, модули
памяти, операционные и управляющие автоматы. На следующем этапе выполняется
синтез логических схем для каждого компонента. На уровне ЯРП и логическом уровне,
как правило, используется моделирование для верификации проекта. В частности

8

может быть использовано моделирование неисправностей, которое позволяет получать
выходные реакции для дефектов, возникающих на этапах производства и
эксплуатации. Если данные моделирования показывают на возможный высокий
процент таких дефектов, то проект следует корректировать и обеспечить лучшую
тестопригодность и восстанавливаемость.

Затем это описание ЦУ логического уровня преобразуется в схемы, после чего
проектируется топология кристалла и на основе моделирования определяются
реальные физические характеристики проекта, такие как площадь кристалла,
временные соотношения и рассеиваемая мощность. По полученным данным можно
проверить проектные нормы, определить параметры схемы и выполнить верификацию
проекта.

Тестирование

В большинстве случаев тестирование можно рассматривать как эксперимент, в
процессе которого на тестируемое устройство подается входное воздействие и
снимается выходная реакция [4], как показано на рис.1.6 .

Рис. 1.6.  Тестируемое устройство

Обычно целью эксперимента является оценка технического состояния тестируемого
устройства, например, в результате мы должны определить – устройство исправно или
неисправно. При этом сравнивается выходная реакция тестируемого устройства с
эталонной реакцией исправного устройства. Если реальная выходная реакция
отличается от эталонной, то считается, что устройство неисправно.

В случае тестирования цифрового логического устройства входное воздействие
называется тестовыми входными наборами, которые являются двоичными векторами.
При этом каждый бит тестового набора подается на определенный вход (контакт)
устройства. Выходные реакции, обычно, снимаются с выходных контактов устройства.
Хотя в некоторых случаях возможно наблюдение сигналов в специальных
контрольных точках внутри схемы, которые обычно для этого недоступны. Эталонные
выходные реакции на тестовые наборы получают либо путем логического
моделирования, либо записывают с выходов эталонного устройства. В первом случае
необходимо создать модель схемы и выполнить моделирование на данной тестовой
последовательности.

Тестирование проводится на различных этапах производства, что представлено в
табл.1.2. Здесь приведены основные этапы производства интегральных схем - от
изготовления кристаллов и подложки до их проектирования “Модели логических
элементов”.

Таблица 1.2.

9

Этап
Цель тестирования

Производство
Тестирование изготовленных компонент для отбраковки
неисправных

Изготовление
Подложки

Тестирование каждого кристалла на подложке

Упаковка в
корпус

Тестирование упакованных чипов и их сортировка для
дальнейшего использования (военное, коммерческое,
промышленное)

Приемка
Определение степени соответствия техническим условиям
заказчика

Выборочный
контроль

Тестирование некоторых, но не всех компонентов

Проверка
годности

Определение соответствия устройства спецификациям

Определение
параметров

Определение реальных аналоговых и цифровых параметров и
соответствия их спецификациям

Испытание с
нагрузкой

Испытание с повышенной нагрузкой (повышенной температурой,
вибрацией и т.п. с целью уничтожения ненадежных компонент)

Ускоренное
испытание на
старение

Оценка времени эксплуатации устройства

Диагностика и
восстановление

Локализация дефекта в неисправном компоненте

Тестирование
качества

Определение качества компонентов устройства

Функциональный
контроль

Тестирование в процессе функционирования устройства в режиме
on-line

Проверка
проектирования

Тестирование корректности проекта

Обычно на этапе производства кристалл на подложке тестируется до первого
несовпадения с эталонной реакцией, после чего неисправная компонента убирается.
Здесь целью является как можно раннее обнаружение неисправных компонент и
сокращение времени тестирования .

Если для некоторых компонент разработаны несколько функциональных тестов , то,
как правило, первым запускается тест , проверяющий больше неисправностей.
Обычно тесты ранжируются по своей эффективности на основе данных
моделирования с неисправностями. Кристалл, прошедший тестирование на подложке,
далее пакуется в корпус и снова тестируется, поскольку при этой операции возможно
внесение дополнительных дефектов, которые должны быть обнаружены.

Часто интегральные схемы тестируются на максимально возможной рабочей частоте.
Это объясняется тем, что стоимость некоторых ИС, например, микропроцессоров,
зависит от их рабочей частоты. ИС, имеющие характеристики лучше на 10%, могут
стоить дороже на 20-50%.

10