Книжная полка Сохранить
Размер шрифта:
А
А
А
|  Шрифт:
Arial
Times
|  Интервал:
Стандартный
Средний
Большой
|  Цвет сайта:
Ц
Ц
Ц
Ц
Ц

Основы технологии электронной компонентной базы

Покупка
Основная коллекция
Артикул: 787083.02.99
Рассмотрены основы технологии производства интегральных микросхем. Приведены технологические операции изготовления основных элементов микро- и наноэлектроники, такие как производство полупроводниковых пластин, их легирование, нанесение тонких пленок, фотолитография, травление, металлизация, контроль процесса производства. Для студентов, обучающихся по направлению подготовки 11.03.04 «Электроника и наноэлектроника».
Бодров, Е. Э. Основы технологии электронной компонентной базы : учебное пособие / Е. Э. Бодров. - Москва ; Вологда : Инфра-Инженерия, 2022. - 204 с. - ISBN 978-5-9729-0846-2. - Текст : электронный. - URL: https://znanium.com/catalog/product/1902462 (дата обращения: 28.11.2024). – Режим доступа: по подписке.
Фрагмент текстового слоя документа размещен для индексирующих роботов
Е. Э. Бодров 
ОСНОВЫ ТЕХНОЛОГИИ ЭЛЕКТРОННОЙ 
КОМПОНЕНТНОЙ БАЗЫ 
Учебное пособие 
Москва    Вологда 
«Инфра-Инженерия» 
2022 


Утверждено редакционно-издательским  
советом Магнитогорского  
государственного технического  
университета им. Г. И. Носова 
 
УДК 
621.3.049.77 
ББК 
32.844.2 
Б75 
 
 
 
 
 
Рецензенты: 
профессор кафедры электропривода и автоматизации промышленных  
установок Южно-Уральского государственного университета  
(национального исследовательского университета)  
доктор технических наук, профессор М. А. Григорьев; 
начальник отдела АСУП (ЗАО «КонсОМ СКС») кандидат технических наук 
А. Н. Панов 
 
 
 
Бодров, Е. Э. 
Б75 
  
Основы технологии электронной компонентной базы : учебное пособие / Е. Э. Бодров. – Москва ; Вологда : Инфра-Инженерия, 
2022. – 204 с. : ил., табл. 
ISBN 978-5-9729-0846-2 
 
Рассмотрены основы технологии производства интегральных микросхем. Приведены технологические операции изготовления основных элементов микро- и наноэлектроники, такие как производство полупроводниковых 
пластин, их легирование, нанесение тонких пленок, фотолитография, травление, металлизация, контроль процесса производства. 
Для студентов, обучающихся по направлению подготовки 11.03.04 
«Электроника и наноэлектроника». 
 
 
УДК  621.3.049.77 
 
ББК  32.844.2 
 
 
 
 
 
 
ISBN 978-5-9729-0846-2 
” Бодров Е. Э., 2022 
 
” Издательство «Инфра-Инженерия», 2022 
 
” Оформление. Издательство «Инфра-Инженерия», 2022 
 
 


ВВЕДЕНИЕ 
 
Целями освоения дисциплины «Основы технологии электронной компонентной базы» является формирование у студентов знаний 
в области проектирования современных полупроводниковых интегральных схем и технологии изготовления электронной компонентной 
базы, а также изучение ими основных технологических процессов 
производства интегральных схем. 
Дисциплина «Основы технологии электронной компонентной 
базы» входит в профессиональный цикл образовательной программы 
по направлению подготовки Электроника и микроэлектроника. 
Для успешного освоения данной дисциплины студентам необходимы знания, сформированные в результате изучения следующих 
дисциплин: «физические основы электроники», «материалы и элементы электронной техники», «твердотельная электроника», «методы математического моделирования», «основы проектирования электронной компонентной базы». 
В результате освоения дисциплины «Основы технологии электронной компонентной базы» у студента сформируются знания о методах расчета, проектирования, конструирования и модернизации 
электронной компонентной базы с использованием систем автоматизированного проектирования и компьютерных средств. Умение разрабатывать технологические маршруты изготовления приборов микроэлектроники. 
Пособие состоит из восьми глав, которые охватывают основные 
технологические операции, такие как, производство полупроводниковых пластин, их легирование, нанесение тонких пленок, фотолитографию, травление, металлизацию, статистический контроль процесса 
производства и др. 
 
3 


Глава 1. ОСНОВНЫЕ ПОЛОЖЕНИЯ ТЕХНОЛОГИИ  
ПРОИЗВОДСТВА ЭЛЕКТРОННОЙ КОМПОНЕНТНОЙ БАЗЫ 
 
В 1959 г. была разработана планарная (от латинского planus – 
плоский) технология, основные операции формирования структур в 
которой проводятся с одной плоской стороны полупроводниковой 
пластины. Вместе с изобретением технологии межсоединений это 
позволило в том же 1959 г. разработать технологию производства интегральных схем. 
До этого на одной пластине производили определенное количество транзисторов, разрезали пластину на индивидуальные транзисторы, припаивали контакты, помещали в корпус и из них собирали схему. Производители заметили противоречивость таких действий. Поэтому была создана технология производства интегральных схем. 
 
1.1. Законы Мура и Деннарда 
В 1965 г. один из основателей компании Farechild Semiconductor 
Гордон Мур (Gordon Moor) выпустил статью, в которой подметил, что 
каждый год количество транзисторов на одной интегральной схеме 
удваивается, и эта зависимость будет продолжать сохраняться. Статья 
подразумевала под собой рекламу интегральных схем, т.к. долгое 
время люди сомневались в их работоспособности, в том, что интегральные схемы вообще будут функционировать. Это было вызвано 
тем, что процент годных транзисторов, когда они производились дискретно, был небольшой – всего 50 %. Мур предположил, что к  
1975 году один чип будет содержать 65000 транзисторов. И оказался 
прав. После середины 1970-х годов, однако, наклон прямой немного 
изменился. Теперь количество транзисторов удваивается каждые  
1–2 года (рис. 1.1). 
И для разных компонентов наклон различный. У оперативной 
памяти (DRAM) быстрее растет количество транзисторов на 1 чип  
(18 месяцев), чем у логических интегральных схем (2 года). Сегодня 
флэш-память имеет наибольшую скорость удвоения транзисторов на  
1 чип (18 месяцев, как у DRAM). 
Самая первая ИМС имела всего 4 транзистора размером 25 мкм. 
Сегодня ИМС может содержать миллиарды транзисторов размером  
25 нм. 
Закон Мура – это экономический закон. Он заключается в том, 
что если производитель сможет сохранять небольшую стоимость про 
4 


изводства микросхемы при уменьшении транзистора, то сможет 
уменьшить стоимость одного транзистора. 
 
Flash
DRAM
Логика
102
103
104
105
106
107
108
109
1010
1011
1012
1013
Количество компонентов 
на одной микросхеме, шт.
1
10
1959
1969
1979
1989
1999
2009
Год
 
 
Рис. 1.1. Увеличение количества транзисторов, содержащихся  
на одной микросхеме, с течением времени 
 
Существует две версии закона Мура. 
Первая (версия 1.0) – называется масштабирование вверх  
(см. рис. 1.1). Это означает, что производитель может сегодня изготовить более мощный чип за ту же цену, что и в прошлом году. 
Вторая (версия 2.0) – называется масштабирование вниз. 
Уменьшение площади транзистора позволяет снизить стоимость транзистора на 30  в год. Это, в свою очередь, позволяет сегодня производить такой же чип, как и в прошлом году, но по более низкой цене. 
Это обстоятельство привело к повсеместному распространению интегральных схем. Сегодня стоимость отдельных микросхем настолько 
мала, что даже в бытовом тостере в качестве датчика температуры 
вместо термопары выгоднее использовать интегральную схему. 
Три пути, позволяющие производителю выполнять закона Мура: 
1) уменьшение размеров транзистора; 
2) увеличение размеров чипа с увеличением размеров полупроводниковых пластин (сейчас уже не растет, а скорее уменьшается); 
3) рациональное использование пространства на чипе (на первом чипе было много свободного пространства, сейчас используют 
всю площадь чипа полностью). 
Каждый чип содержит множество транзисторов. Каждая пластина содержит множество чипов. Некоторые технологические опера 
5 


ции позволяют одновременно обрабатывать не одну, а больше, например, 25, 50 пластин. Это дает возможность удешевить производство и 
сделать его массовым. 
Физика уменьшения размеров транзистора описывается масштабированием Роберта Деннарда (Robert Dennard). Рассмотрим масштабирование Деннарда для МОП-транзисторов, приведенное в таблице 1.1. 
 
Таблица 1.1 
Масштабирование Деннарда для МОП-транзисторов  
 
Параметр устройства или 
электрической цепи 
Фактор 
уменьшения 
Размеры устройства 
1/Ȝ 
Концентрация примеси 
Ȝ 
Напряжение 
1/Ȝ 
Параметры,  
подвергающиеся изменению 
при проектировании  
транзистора 
Ток 
1/Ȝ 
Емкость 
1/Ȝ 
Время задержки 
1/Ȝ 
Потребляемая мощность 
1/Ȝ2 
Параметры, которые  
меняются в результате  
проектирования 
Плотность мощности 
1 
 
Если уменьшить размеры транзистора (как ширину, так и высоту) в Ȝ раз и при этом увеличить концентрацию вводимой примеси в Ȝ 
раз, а ток и напряжение уменьшить в Ȝ раз, то можно получить транзистор меньших размеров, работающий лучше, чем транзистор большего размера. 
Во-первых, быстрее (т.к. время задержки уменьшится в Ȝ раз изза того, что емкость уменьшилась в Ȝ раз, и транзистор сможет работать на более высокой частоте). Во-вторых, он будет потреблять 
меньшую мощность (1/Ȝ2). При этом плотность мощности остается 
постоянной. 
Таким образом, при уменьшении размеров не нужно идти на 
компромисс. При уменьшении транзистора все его параметры улучшаются. Результатом этого стал «золотой век» в производстве интегральных схем. Он продолжался примерно с 1975 года до начала  
2000-х годов. Сейчас «золотой век» уже закончился. 
Первое, что достигло своего предела – это масштабирование 
Деннарда. Оказалось, что наиболее сложно уменьшить напряжение 
среди всех остальных параметров. На самом деле оно снижалось не по 
зависимости 1/Ȝ при уменьшении остальных параметров на величину Ȝ, 
 
6 


а скорее 1/ Ȝ1/2. И это имело свои последствия. В частности, был достигнут физический предел уменьшения напряжения. Этот физический предел определяется тепловым шумом, который при комнатной 
температуре составляет  kT/q = 25 мВ (где k – постоянная Больцмана, 
T – абсолютная температура, q – заряд электрона). Т.е. нужно иметь 
напряжение на транзисторе много больше, чем 25 мВ. Оно должно 
быть, как минимум, 0,1–0,2 В (т.е. 100–200 мВ). А уменьшение 
напряжение питания меньше 1 В вызывает нарушения в работе электрической цепи. Это вызвано тем, что если напряжение меньше определенного значения, то его не будет хватать, чтобы полностью закрыть транзистор и возникнет подпороговый ток утечки, которой постоянно будет протекать через транзистор. Результатом этого является 
большее потребление устройством электроэнергии (мощности). А потребление устройством меньшей мощности сегодня очень важно. Оно 
является более предпочтительным по сравнению даже с уменьшением 
размеров транзистора. В итоге в 2003 г. напряжение питания перестало уменьшаться и сегодня составляет § 0,9 В. 
Увеличение тактовой частоты для большинства устройств остановилось (и сегодня равно § 2–3 ГГц), т.к. увеличение частоты тактового генератора определяется уменьшением напряжения питания, а 
оно больше не уменьшается. 
На сегодняшний день уменьшение размеров транзистора только 
ухудшает его свойства. Т.е. теперь приходится изменять и улучшать 
дизайн транзистора, только для того, чтобы он работал не хуже, чем 
больший транзистор. Это привело к возникновению полевых транзисторов, выполненных по технологии «слаболегированный сток» 
(Lightly Doped Drain, LDD), а, впоследствии, FinFET-транзисторов. 
Сегодня единственная причина, по которой уменьшают размеры транзисторов – уменьшить стоимость одного транзистора.  
Последняя версия закона Мура – это версия 3.0 – масштабирование вовне (инновации через интеграцию). Это использование новых 
материалов, интегрирование памяти в микропроцессор, использование 
умных сенсоров, микроэлектромеханических систем (МЭМС, или 
MEMS) и т.д. 
Производитель старается сохранить стоимость производства на 
единицу площади микросхемы. При этом с уменьшением размеров 
транзистора стоимость на выполняемую логическую функцию снижается. 
Но как это возможно" Ведь стоимость производственных установок растет. В 1970-х годах можно было наладить производство за  
 
7 


10–50 миллионов долларов. Сегодня стоимость оборудования близка к 
10 миллиардам долларов. К тому же производство постоянно усложняется. В 1970-х чип мог состоять из 20 слоев, сейчас – из 60 слоев. А 
производство каждого слоя вносит дополнительную стоимость. 
Существует три пути, с помощью которых удается сохранить 
стоимость на единицу площади: 
1. Увеличение выхода (т.е. количества годных чипов). 
В 1970-х выход был равен 20–40 . В 1980-х: 40–60 . В 1990-х: 
70–90 . В 2000-х стараются поддерживать выход на уровне больше 
80 , но не всегда это удается. Т.е. сейчас уже нельзя увеличить выход, т.к. он уже достиг 90 . 
2. Увеличение производительности оборудования (таблица 1.2). 
 
Таблица 1.2 
Стоимость оборудования для литографии 
Наименование оборудования 
Степпер 
(G-пик) 
Сканнер 
(ArF) 
Сканнер 
(ArF) 
Год 
1979 
2004 
2012 
Диаметр пластины, мм 
100 
300 
300 
Производительность оборудования,  
пластин/час  
18 
100 
240 
Производительность на единицу  
площади, см2/сек  
0,39 
20 
47 
Стоимость оборудования, млн $ 
0,45 
20 
50 
Стоимость на единицу площади  
микросхемы, /см2 
0,65 
0,65 
0,67 
 
Стоимость оборудования значительно выросла (в 1979 –  
0,45 миллиона долларов, в 2012 – 50 миллионов), но и производительность этого оборудования выросла на ту же величину (1979 – 0,39; 
2012 – 47). Разработчики оборудования старались, чтобы производительность была пропорциональна стоимости. Результат – стоимость на 
единицу обрабатываемой площади остается почти постоянной (1979 – 
0,65; 2012 – 0,67). В это же самое время разрешение литографического 
оборудования увеличилось в 60 раз. Т.о. имеется улучшение разрешения современного оборудования в 60 раз бесплатно при той же стоимости производства. Это в итоге делает производство сегодня дешевле, 
чем в 1979 г. 
Примечание: таблица 1.2 предполагает увеличение спроса на 
микросхемы в 2012 г. по сравнению с 1979 г. в 100 раз. 
 
 
8 


3. Увеличение размера полупроводниковых пластин. 
В 1969 году была введена технология производства пластин 
диаметром 3 дюйма. В 1976 г. – 4 дюйма, в 1984 г. – 5,6 дюйма, в  
1989 г. – 200 мм. И, наконец, в 2000 г. введена технология производства пластин диаметром 300 мм, которая применяется сегодня. В 
настоящее время разрабатывается технология для 400 мм пластины.  
Для большинства технологических операций, которые подразумевают обработку сразу всей пластины или группы пластин (например, 25 шт) стоимость на единицу площади снижается. Например, переход с 200 мм на 300 мм пластину снизил стоимость на квадратный 
сантиметр на 30 . Но не для всех технологических процессов это характерно. Литография не позволяет обрабатывать сразу всю пластину, 
а только небольшой участок, поэтому здесь нет уменьшения стоимости на см2. 
С увеличением размера пластин, те технологические процессы, 
у которых стоимость/см2 снижается, составляют всё меньшую часть от 
общей стоимости в то время, как доля литографии растет. Например, 
При производстве пластин диаметром 150 мм доля литографии в общей стоимости производства составляла 25 %. Для 200 мм – 33 . Для 
300 мм – 50 . 
Это означает, что при переходе к следующему большему размеру пластины (400 мм) снижение стоимости на единицу площади составит уже 10–15  (а не 30 %, как при переходе от 200 мм к 300 мм 
пластине). 
На рис. 1.2 приведена экономическая составляющая процесса 
производства интегральных схем. 
 
 
Рис. 1.2. Влияние экономики на развитие технологии (а)  
и действие инновации (б) 
 
9 


Есть определенный физический предел, определяющий характеристики устройства (см. рис. 1.2, а). И возможно приблизиться к этому 
пределу, но при этом стоимость производства возрастает. И превышение экономического предела делает производство невыгодным. 
Но существует инновация, которая отодвигает, т.е. создает новый физический предел (см. рис. 1.2, б). Причем стоимость производства изначально выше, т.е. когда технология только вводится в производство, но в последствии инновация позволяет создать устройства с 
меньшей стоимостью производства и с лучшими возможностями (характеристиками). 
 
1.2. Основные технологические процессы производства  
интегральных схем 
Процесс производства интегральной микросхемы состоит из 
следующих основных технологических операций: 
1. Подготовка поверхности пластины (очистка, промывка, травление). 
2. Создание и нанесение пленок: 
– Эпитаксиальное наращивание. 
– Осаждение пленок: 
  
1) Электрохимическое осаждение (медь при многоуровневой металлизации). 
2) Химическое осаждение пара. 
3) Физическое осаждение пара: 
  
 
а) Вакуумное термическое напыление. 
 
 
б) Ионно-плазменное напыление. 
– Окисление, т.е. получение пленки диоксида кремния. 
– Нанесение покрытия с помощью вращения (используется 
для нанесения полимеров). 
3. Литография: 
– Фотолитография (с помощью ультрафиолетового излучения). 
– Электронно-лучевая литография (с помощью потока электронов). 
– Наноимпринтная литография (чеканка в наномасштабе). 
– и другие. 
4. Травление. 
5. Легирование: 
 
10